郭懷生的激動，王岸然很理解，不過涉及到華芯科技顯卡事業(yè)部未來的發(fā)展，王岸然不可能做出妥協(xié)。

沒想到的是，老郭氣憤難平，在二代顯卡取消形成決議後的下午，便向人力資源部提出辭職，這讓王岸然有些始料不及。

“郭總監(jiān)，是不是再考慮一下，我可以保證，這次的決議，沒有涉及你個人的意思。”

郭懷生搖搖頭，說道：“累了，只是想休息一下！”

王岸然說道：“公司可以給你放個長假，你什麼時候調(diào)整好狀態(tài)，再回來上班。”

“算了，王總，我可不想白領(lǐng)公司的薪水。”

郭懷生說完，跟王岸然點點頭。

王岸然站起身，走到郭懷生面前，握了握手，說道：“既然如此，人各有志吧，我也不再勉強，什麼時候想回來，華芯科技表示歡迎。

當然，如果有什麼困難，也可以直接打我的電話。”

“謝謝！”

王岸然是誠心挽留，對於華芯科技培養(yǎng)的每一個科研人才，王岸然都表示最大程度的尊敬。

有些人是培養(yǎng)成種子，落在外面發(fā)芽成材的。

而對郭懷生，王岸然是打算培養(yǎng)成華芯科技的技術(shù)大拿的。

再說，剛剛發(fā)生的事，王岸然或多或少都感到有些對不住他。

看到郭懷生說了聲謝謝，然後走出他的辦公室。

王黯然一屁股坐到沙發(fā)上。

心下回顧整件事，冷靜下來後，才發(fā)現(xiàn)，如果換一種處理方式，或者會有不一樣的結(jié)果。

幾十年來的技術(shù)生涯，讓王岸然在人情處理上沒有絲毫的進步，每當?shù)绞箩岵虐l(fā)現(xiàn)，自己已經(jīng)在無意識下對別人造成了傷害。

王岸然搖搖頭，收拾一下心情，這個時候，可沒有什麼時間讓他來反省。

當天晚上，王岸然召開顯卡事業(yè)部部門會議。

在會議上，王岸然首次提出ALU邏輯運算單元這個概念。

“……我們在實驗模擬以及顯示芯片的日常處理中，很容易發(fā)現(xiàn)，頂點渲染架構(gòu)存在效率低下的缺點。

而且我們花費大量的算法優(yōu)化，電路優(yōu)化，來解決如何提高渲染管線的處理單元的運行效率。

但面對複雜的應用場景，我們的顯卡架構(gòu)始終存在先天不足……”

在座的都是顯卡事業(yè)部的技術(shù)核心人員，王岸然一席話，立刻引起了大家的共鳴。

是啊，圖形的處理涉及到建模、渲染，渲染又包括作色和貼圖等，每一項都有相應的處理單元，專門來負責。

這種架構(gòu)的好處就是，從建模到渲染，全流水線施工。

但問題也很明顯，當圖形的建模與渲染任務，沒有按實際的處理單元處理能力的比例來輸入，這不可避免的會造成，有處理單元完成手上的工作後，在持續(xù)等待上一段工序反饋來的信息。

帶來的直接後果就是，有處理單元功能閒置，造成效率低下。

這個問題在頂點渲染架構(gòu)設計中幾乎無解，原因很簡單，芯片是死的，各類型處理單元的比例也是死的，面對靈活多樣的處理環(huán)境，不可能做到每次處理嚴絲合縫。

在座的大部分人都有一個疑問，怎麼辦？

這也是王岸然要向他們詢問的，他可不想每次都把答案說出來，這會讓顯卡事業(yè)部的技術(shù)人員，少了很多樂趣。

“三天，你們有三天時間，我需要你們每個人，或者你們的團隊，上報一份解決方案的設想。”

王岸然說完就中止了會議，他已經(jīng)佈置下了作業(yè)，現(xiàn)在就看臺下的人能做到什麼程度。

一幫科大、科院、清大等重點院校的高材生，這可是國家的智力擔當。

加上王岸然已經(jīng)對答案進行了提示，那就是“ALU邏輯運算單元”這個概念，王黯然很期待，大家的腦洞能開到什麼程度。

三天的時間能幹不少事，王黯然自然不會傻等著，這個時候，每一秒對他來說都很重要，在緊密關(guān)注BISM項目進展的同時，王岸然把目光投放到芯片加工工藝上面。

來自IBM的芯片1號生產(chǎn)線上傳來好消息，實驗人員首次在一塊晶圓上堆疊了兩層晶體管。

王岸然收到消息後，也在第一時間來到加工車間。

“王總……”

“王總！”

現(xiàn)場的技術(shù)人員難掩心中的激動，畢竟在3d晶體管上，他們已經(jīng)領(lǐng)先其他廠家，做了非常有意義的嘗試。

王岸然也被現(xiàn)場的氣憤所感染，在技術(shù)負責人盧人傑的帶領(lǐng)下，王岸然在封測車間，看到了這塊鏡片。

盧人傑介紹道：“這塊NAHD FLASH存儲芯片，在同樣的面積，採用雙層堆疊，可以在容量上實現(xiàn)70%提升，而我們的測試數(shù)據(jù)顯示，其他的技術(shù)指標並沒有明顯的下降。”

王岸然點點頭，在他看來，在1.5微米制造工藝上，進行3D晶體管的堆疊，難度應該比之後的7納米制造工藝進行3D晶體管堆疊要容易的多。

這就跟修座鐘，和修機械手錶的難度相似，越是精密或者精度要求越高的難度越大。

而這結(jié)構(gòu)原理，在實驗室的3D晶體管的模型上可以很清楚的看出來，這就跟小孩搭積木一樣，一層層的網(wǎng)上壘。

當然難點有兩個。

一是設計，3D堆疊的芯片，其內(nèi)部每層晶體管之間有邏輯聯(lián)繫，而不同層的邏輯電路之間，也通過特定的總線進行局部或者全局通信。

這就在絕緣層、半導體層、金屬層及相應導線提出的了新的設計要求，不能向以前2D平面那樣，通過平鋪邏輯電路來解決。

而第二個，自然就是芯片加工上，要知道，芯片生產(chǎn)的每道工序都是有相應的成品率。

突然多了兩倍的工序，良品率自然會顯著下降，這就帶來成本的上升。

而價格，是產(chǎn)品能否順利推廣的關(guān)鍵因素之一。

3D堆疊這種結(jié)構(gòu)形式的芯片，最爲適用的就是存儲芯片上。

2019年三星、臺積電，東芝基本上都已經(jīng)做到九十多層。

可以說，在這項技術(shù)上，大有可爲。

而且王岸然還想著靠存儲芯片，賺一點小錢。